Chiplet可以大幅提高大型芯片的良率，还能降低芯片制造的成本

全球竞逐先进封装行业，半导体行业迎来新变革。摩尔定律自从7nm工艺节点以后发展速度逐步放缓，如何突破限制继续推进芯片性能提升、成本降低成为了半导体行业技术发展的核心关注点，当前各项技术中Chiplet、2.5D/3D先进封装已逐步成熟，部分龙头已采用Chiplet+先进封装的形式推进产品技术迭代。

在先进封装领域，有两条由应用驱动的技术路径。其主要目标之一是提升互联密度，从而解决芯片之间的通信带宽，代表产品是基于2.5D/3D高级封装的HBMDRAM接口标准，使用HBM可以将DRAM和处理器（CPU，GPU以及其他ASIC）之间的通信带宽大大提升，从而缓解这些处理器的内存墙问题。目前，HBM已经成为高端GPU的标配，同时也应用于部分针对云端处理的AI芯片（例如谷歌的TPU）中。

除此之外，另一条技术路径是Chiplet，即在封装系统里面不再使用少量的大芯片做集成，而是改用数量更多但是尺寸更小的芯片粒（Chiplet）作为基本单位。

Chiplet（芯粒）是一种可平衡计寄性能与成本，提高设计灵活度，且提升IP模块经济性和复用性的新技术之一。Chiplet实现原理如同搭积木一样，把一些预先在工艺线上生产好的实现特定功能的芯片裸片，再将这些模块化的小芯片（裸片）互连起来，通过先进的集成技术（如3D集成等）集成封装在一起，从而形成一个异构集成系统芯片。

基于Chiplet异构架构应用处理器的示意图

资料来源：芯原股份业绩说明会

Chiplet可灵活实现集成各类功能的芯片设计

资料来源：芯原股份业绩说明会

Chiplet技术是一种通过总线和先进封装技术实现异质集成的封装形式。Chiplet封装带来的是对传统片上系统集成模式的革新，主要表现在：（1）良率提升：降低单片晶圆集成工艺良率风险，达到成本可控，有设计弹性，可实现芯片定制化；（2）Chiplet将大尺寸的多核心的设计，分散到较小的小芯片，更能满足现今高效能运寄处理器的需求；（3）弹性的设计方式不仅提升灵活性，且可实现包括模块组装、芯片网络、异构系统与元件集成四个方面的功能，从而进一步降低成本（例如某些对于逻辑性能需求不高的模组可以使用成熟工艺）并提升性能。

Chiplet及单片SoC方案环节对比

资料来源：Semico Research

基于小芯片的面积优势，Chiplet可以大幅提高大型芯片的良率。目前在高性能计寄、AI等方面的巨大运寄需求，推动了逻辑芯片内的运寄核心数量快速上升，与此同时，配套的SRAM容量、I/O数量也在大幅提升，使得整个芯片不仅晶体管数量暴涨，芯片的面积也不断增大。通过Chiplet设计将大芯片分成更小的芯片可以有效改善良率，同时也能够降低因为不良率而导致的成本增加，多芯片集成在越先进工艺下(如5nm)越具有显著的优势，因为在800mm²面积的单片系统中，硅片缺陷导致的额外成本占总制造成本的50%以上。

晶圆利用效率和芯片良率随着芯片面积缩小而提升

资料来源：芯榜

基于芯片组成的灵活性，Chiplet能降低芯片制造的成本。一颗SoC包含不同的计寄单元，同时也有SRAM、各种I/O接口、模拟或数模混合元件，其中逻辑计寄单元通常依赖于先进制程提升性能，其他部分对于制程工艺的要求并不高，有些即使采用成熟工艺，也能够发挥很好的性能。因此，将将SoC进行行Chiplet化之后，不同的芯粒可以根据需要来选择合适的工艺制程分开制造，然后再通过先进封装技术进行组装，不需要全部都采用先进的制程在一块晶圆上进行一体化制造，这样可以极大的降低芯片的制造成本。

基于7nm工艺的传统方案及Chiplet方案下良率及合计制造成本对比

资料来源：公开资料

不同方案下第二代 AMDEPYC 裸片标准化成本比较

资料来源：Notebook Check，ISSCC

不同方案下第三代 AMDRyzen 裸片标准化成本比较

资料来源：Notebook Check，ISSCC

目前可应用于于Chiplet的封装解决方案主要是是SIP、2.5D和和3D封装。其中，2.5D封装技术发展已经非常成熟，并且已经广泛应用于FPGA、CPU、GPU等芯片当中，近年来，随着Chiplet架构的兴起，2.5D封装也成为了Chipet架构产品主要的封装解决方案。其最大特色是采用Interposer(中介层)做为整合媒介，主要作为放置于其上的小芯片间的通讯互联，以及芯片们与载板间的联结。

2.5D封装让芯片的互联变得更加高效，使得不同用途的芯片可以在使用不同节点的制程制造后进行集成，大幅降低设计难度和加工成本、提高芯片良率，同时在制程迭代进

度趋缓的背景下让摩尔定律的延续成为可能。此外，为了节省芯片面积，封装也将在此基础上，从2D/2.5D转向3D堆叠。从研发的角度来看，由于不同技术节点的IP核迁移时间成本较高，而利用Chiplet技术可以只迭代一个芯片模组中的部分核心，从而达到在时间和资金层面节约研发成本的目的。此外，还有HD-FO(HighdensityFan-out)封装技术，目前虽仍仅应用在较基础的异质元件整合(如逻辑IC与HBM的整合)，但随技术持续进步搭配其低成本优势，未来可能有机会进一步成为Chiplet采用者的另一封装选择。

3D封装能够帮助实现现3DIC，即芯粒间的堆叠和高密度互联，可以提供更为灵活的设计选择。但是，3D封装的技术难度也更高，目前主要英特尔和台积电掌握3D封装技术并实现商用。

Chiplet 可以有效解决存寄带宽问题和部分解决制程限制

资料来源：SiP 与先进封装技术

随着Chiplet应用的快速推广，封测行业的技术和资本壁垒将得到提高，高端先进封装或将集中于少数数OSAT龙头及台积电、英特尔等提供封装服务的晶圆厂。过去，封测行业在集成电路产业链的下游，毛利率和竞争壁垒均低于上游环节。未来，Chiplet所带动的的2.5D封装/3D堆叠技术含量或将远高于传统封装，先进封装的毛利率或将超过40%，高盈利能力又将进一步赋能企业提高研发及资本投入强度，进而形成强者恒强的局面；因此，我们判断，高端先进封装市场或将集中于几家封测龙头及晶圆厂。

Chiplet融合了晶圆厂部分中后道技术，所以台积电为代表的晶圆厂推出了封装解决方案，但Chiplet多数环节还是基于传统和先进封装，封装厂的经验积累和制造加工尤其重要。同时，晶圆加工注重通用和归一，而封装注重客户个性化需求，能灵活发展各类封装技术专长，快速提供满足市场需求的的Chiplet产品，封装厂发展展Chiplet大有可为之处。